Pembungkusan lanjutan adalah salah satu sorotan teknologi era 'Lebih daripada Moore'.Apabila cip menjadi semakin sukar dan mahal untuk dikecilkan pada setiap nod proses, jurutera meletakkan berbilang cip ke dalam pakej lanjutan supaya mereka tidak lagi perlu bersusah payah mengecilkannya.Artikel ini menyediakan pengenalan ringkas kepada 10 istilah yang paling biasa digunakan dalam teknologi pembungkusan termaju.
Pakej 2.5D
Pakej 2.5D ialah kemajuan teknologi pembungkusan IC 2D tradisional, membolehkan penggunaan garisan dan ruang yang lebih halus.Dalam pakej 2.5D, acuan kosong disusun atau diletakkan bersebelahan di atas lapisan interposer dengan silikon melalui vias (TSV).Pangkalan, atau lapisan interposer, menyediakan ketersambungan antara cip.
Pakej 2.5D biasanya digunakan untuk ASIC, FPGA, GPU dan kiub memori mewah.2008 menyaksikan Xilinx membahagikan FPGAnya yang besar kepada empat cip yang lebih kecil dengan hasil yang lebih tinggi dan menyambungkannya ke lapisan interposer silikon.Pakej 2.5D telah dilahirkan dan akhirnya digunakan secara meluas untuk penyepaduan pemproses memori lebar jalur tinggi (HBM).
Gambar rajah pakej 2.5D
Pembungkusan 3D
Dalam pakej IC 3D, dadu logik disusun bersama-sama atau dengan dadu storan, menghapuskan keperluan untuk membina System-on-Chips (SoC) yang besar.Die disambungkan antara satu sama lain oleh lapisan interposer aktif, manakala pakej IC 2.5D menggunakan benjolan konduktif atau TSV untuk menyusun komponen pada lapisan interposer, pakej IC 3D menyambungkan berbilang lapisan wafer silikon ke komponen menggunakan TSV.
Teknologi TSV ialah teknologi pemboleh utama dalam kedua-dua pakej IC 2.5D dan 3D, dan industri semikonduktor telah menggunakan teknologi HBM untuk menghasilkan cip DRAM dalam pakej IC 3D.
Pandangan keratan rentas pakej 3D menunjukkan bahawa sambung menegak antara cip silikon dicapai melalui TSV tembaga logam.
Chiplet
Chiplet ialah satu lagi bentuk pembungkusan IC 3D yang membolehkan penyepaduan heterogen komponen CMOS dan bukan CMOS.Dalam erti kata lain, ia adalah SoC yang lebih kecil, juga dipanggil chiplet, dan bukannya SoC yang besar dalam pakej.
Memecahkan SoC yang besar kepada cip yang lebih kecil dan lebih kecil menawarkan hasil yang lebih tinggi dan kos yang lebih rendah daripada satu dadu kosong.chiplets membolehkan pereka bentuk memanfaatkan rangkaian IP yang luas tanpa perlu mempertimbangkan nod proses yang hendak digunakan dan teknologi yang digunakan untuk mengeluarkannya.Mereka boleh menggunakan pelbagai jenis bahan, termasuk silikon, kaca dan lamina untuk membuat cip.
Sistem berasaskan Chiplet terdiri daripada berbilang Chiplet pada lapisan perantara
Pakej Fan Out
Dalam pakej Fan Out, "sambungan" dikipas dari permukaan cip untuk memberikan lebih banyak I/O luaran.Ia menggunakan bahan pengacuan epoksi (EMC) yang tertanam sepenuhnya dalam acuan, menghapuskan keperluan untuk proses seperti hentakan wafer, fluks, pemasangan flip-cip, pembersihan, penyemburan bawah dan pengawetan.Oleh itu, tiada lapisan perantara diperlukan sama ada, menjadikan integrasi heterogen lebih mudah.
Teknologi Fan-out menawarkan pakej yang lebih kecil dengan lebih banyak I/O daripada jenis pakej lain, dan pada tahun 2016 ia merupakan bintang teknologi apabila Apple dapat menggunakan teknologi pembungkusan TSMC untuk menyepadukan pemproses aplikasi 16nm dan DRAM mudah alihnya ke dalam satu pakej untuk iPhone 7.
Pembungkusan kipas
Pembungkusan Tahap Wafer Kipas (FOWLP)
Teknologi FOWLP ialah penambahbaikan pada pembungkusan aras wafer (WLP) yang menyediakan lebih banyak sambungan luaran untuk cip silikon.Ia melibatkan memasukkan cip dalam bahan acuan epoksi dan kemudian membina lapisan pengagihan semula kepadatan tinggi (RDL) pada permukaan wafer dan menggunakan bola pateri untuk membentuk wafer yang disusun semula.
FOWLP menyediakan sejumlah besar sambungan antara pakej dan papan aplikasi, dan kerana substrat lebih besar daripada die, padang die sebenarnya lebih santai.
Contoh pakej FOWLP
Integrasi heterogen
Penyepaduan komponen berbeza yang dikilangkan secara berasingan ke dalam pemasangan peringkat lebih tinggi boleh meningkatkan kefungsian dan meningkatkan ciri operasi, jadi pengeluar komponen semikonduktor dapat menggabungkan komponen berfungsi dengan aliran proses yang berbeza ke dalam satu pemasangan.
Penyepaduan heterogen adalah serupa dengan sistem-dalam-pakej (SiP), tetapi bukannya menggabungkan berbilang mati kosong pada substrat tunggal, ia menggabungkan berbilang IP dalam bentuk Chiplet pada substrat tunggal.Idea asas integrasi heterogen adalah untuk menggabungkan berbilang komponen dengan fungsi yang berbeza dalam pakej yang sama.
Beberapa blok binaan teknikal dalam integrasi heterogen
HBM
HBM ialah teknologi storan tindanan piawai yang menyediakan saluran lebar jalur tinggi untuk data dalam tindanan dan antara memori dan komponen logik.Pakej HBM menyusun cetakan memori dan menyambungkannya bersama melalui TSV untuk mencipta lebih banyak I/O dan lebar jalur.
HBM ialah standard JEDEC yang menyepadukan berbilang lapisan komponen DRAM secara menegak dalam satu pakej, bersama-sama dengan pemproses aplikasi, GPU dan SoC.HBM dilaksanakan terutamanya sebagai pakej 2.5D untuk pelayan mewah dan cip rangkaian.Keluaran HBM2 kini menangani had kapasiti dan kadar jam keluaran HBM awal.
Pakej HBM
Lapisan Perantaraan
Lapisan interposer ialah konduit yang melaluinya isyarat elektrik dihantar dari die kosong berbilang cip atau papan dalam bungkusan.Ia adalah antara muka elektrik antara soket atau penyambung, membolehkan isyarat disebarkan lebih jauh dan juga disambungkan ke soket lain pada papan.
Lapisan interposer boleh dibuat daripada bahan silikon dan organik dan bertindak sebagai jambatan antara die multi-die dan papan.Lapisan interposer silikon ialah teknologi terbukti dengan ketumpatan I/O pic halus tinggi dan keupayaan pembentukan TSV dan memainkan peranan penting dalam pembungkusan cip IC 2.5D dan 3D.
Pelaksanaan biasa bagi lapisan perantaraan pembahagian sistem
Lapisan pengagihan semula
Lapisan pengagihan semula mengandungi sambungan tembaga atau penjajaran yang membolehkan sambungan elektrik antara pelbagai bahagian pakej.Ia adalah lapisan bahan dielektrik logam atau polimer yang boleh disusun dalam bungkusan dengan acuan kosong, sekali gus mengurangkan jarak I/O bagi set cip besar.Lapisan pengagihan semula telah menjadi sebahagian daripada penyelesaian pakej 2.5D dan 3D, membolehkan cip padanya berkomunikasi antara satu sama lain menggunakan lapisan perantara.
Pakej bersepadu menggunakan lapisan pengagihan semula
TSV
TSV ialah teknologi pelaksanaan utama untuk penyelesaian pembungkusan 2.5D dan 3D dan merupakan wafer berisi tembaga yang menyediakan sambungan menegak melalui cetakan wafer silikon.Ia berjalan melalui keseluruhan dadu untuk menyediakan sambungan elektrik, membentuk laluan terpendek dari satu bahagian dadu ke sisi yang lain.
Lubang-lubang atau vias terukir pada kedalaman tertentu dari bahagian hadapan wafer, yang kemudiannya ditebat dan diisi dengan mendepositkan bahan konduktif (biasanya tembaga).Sebaik sahaja cip dibuat, ia ditipiskan dari bahagian belakang wafer untuk mendedahkan vias dan logam yang didepositkan pada bahagian belakang wafer untuk melengkapkan sambung TSV.
Masa siaran: Jul-07-2023